Αναζήτηση:
 
arrow
arrow
arrow
arrow
arrow
arrow
arrow
arrow
arrow
arrow
arrow
arrow
arrow
arrow
arrow
ΔΙΑΥΓΕΙΑ
GUNET.gr
ects-ds
Erasmus-DS-ECTS
Diploma Supplement


 
 
Εκπ.Προσωπικό > Μαθήματα - Ωρες > Πετρέλλης Νικόλαος
 
  Μαθήματα- Πετρέλλης Νικόλαος
Ενσωματωμένα Συστήματα (Θ + Ε)
Το μάθημα στο E-Class >>
 

Από το χειμερινό εξάμηνο 2015-16 η ύλη του μαθήματος διαμορφώνεται ως εξής:

1) Ενσωματωμένα Συστήματα: Ιδιαίτερα χαρακτηριστικά, αρχιτεκτονική, προδιαγραφές

2) Μέθοδοι σχεδίασης Ενσωματωμένων Συστημάτων με έμφαση στον Επιμερισμό Λειτουργιων και τη Συν-εξομοίωση Υλικού και Λογισμικού

3) Μικροελεγκτές: αρχιτεκτονική, ενσωματωμένες μνήμες (SRAM, Flash, EEPROM), περιφερειακά κυκλώματα: παράλληλες (GPIO) και σειριακές θύρες (RS232, USB, Ethernet), χρονομετρητές (και λειτουργίες Input Capture/Output Compare), διαχείριση διακοπών, ADC/DAC

4) Μελέτη 8-bit μικροελεγκτών Atmel AVR, Microchip PIC, 32-bit ARM

 

Ώρες διδασκαλίας
  Θεωρία Τετάρτη 15:00-17:00 (ΕΡΓ 6 ή κάποιο διαθέσιμο ΔΙΑΛ)
Εργαστήριο: Τετάρτη 17:00-19:00 (ΕΡΓ 7)


Αρχιτεκτονική Υπολογιστών ΙΙ (Θ+Ε)
Το μάθημα στο E-Class >>
 

Στην ύλη του μαθήματος Αρχιτεκτονική Υπολογιστών ΙΙ που θα διδαχθεί από το ακαδημαϊκό έτος 2015-16 περιλαμβάνεται:

- Ανασκόπιση δομής ΗΥ (ΚΜΕ, κύρια μνήμη RAM-ROM, είσοδος-έξοδος)

- Κύκλοι μηχανής, εντολής, διαδικασία εκτέλεσης εντολών από ΚΜΕ

- Διασύνδεση RAM/ROM σε ΚΜΕ

- Κρυφή Μνήμη (cache)

- Διαφύλλωση/Σελιδοποίηση (paging) Κύριας Μνήμης, Ιδεατή (virtual) Μνήμη, Τμηματοποίηση (segmentation)

- Επεξεργαστές μερικώς επικαλυπτόμενων λειτουργειών (pipeline)

- Σύγχρονοι και παράλληλοι επεξεργαστές, περιγραφή χαρακτηριστικών Pentium Pro

 

Ώρες διδασκαλίας
  Τρίτη 15:00-19:00 ΔΙΑΛ3
Σχεδίαση Συστημάτων Υλικού
Το μάθημα στο E-Class >>
  Διαδικασία σχεδίασης ολοκληρωμένων κυκλωμάτων (σχηματικό ή γλώσσα περιγραφής υλικού, εξομοίωση, σύνθεση, layout, DRC, LVS, parasitic extraction, post-layout simulation, tape-out), Μοντέρνες τεχνολογίες κατασκευής ολοκληρωμένων κυκλωμάτων (πχ, CMOS, GaAs) και σχεδιαστικά ζητήματα στις τεχνολογίες αυτές, επαναδιαμορφώσιμο υλικό CPLDs/FPGAs (αρχιτεκτονική, τρόποι διασύνδεσης λογικών μπλοκ κλπ).  

Στα πλαίσια του εργαστηρίου οι φοιτητές θα διδαχθούν τη γλώσσα περιγραφής υλικού VHDL και το περιβάλλον Altera MaxPlus II.  Εισαγωγή στη VHDL με περιγραφή συνδυαστικών και ακολουθιακών κυκλωμάτων (αθροιστές, (απο)πολυπλέκτες, (απο)κωδικοποιητές, συγκριτές, flip flops, καταχωρητές, μετρητές) με VHDL
Ώρες διδασκαλίας
  Τετάρτη 13:00-15:00 Εργ 7
Τετάρτη 15:00-17:00 Εργ 7 (εργαστήριο)
Αναλογικά Ηλεκτρονικά (Θ+Ε)
Το μάθημα στο E-Class >>
  Παθητικά στοιχεία και πηγές τάσης/ρεύματος. Νόμοι Ohm, Kirchoff, Thevenin/Norton, παθητικά φίλτρα, ημιαγωγοί (δίοδοι, διπολικά τρανζίστορ), ενισχυτές κοινού εκπομπού, συλλέκτη κλπ, τρανζίστορ πεδίου, τελεστικοί ενισχυτές/συγκριτές, πύλες τεχνολογίας CMOS και υλοποίηση βασικών πυλών με τρανζίστορ NMOS/PMOS. Χαρακτηριστικά και τρόποι διασύνδεσης TTL/CMOS πυλών. Βασικοί χρονισμοί πυλών, πληροφορίες φύλλων δεδομένων και αξιοποίησή τους για διασύνδεση πυλών.
Ώρες διδασκαλίας
  Θεωρία: Πέμπτη 15:00-17:00, Αμφιθέατρο
Εργαστήρια (ΕΡΓ 7):
Δευτέρα13:00-15:00, 15:00-17:00, 17:00-19:00
Τρίτη 09:00-11:00, 11:00-13:00
Τετάρτη 15:00-17:00
Πέμπτη 09:00-11:00, 11:00-13:00, 13:00-15:00 
Παρασκευή 09:00-11:00


Ειδικά Θέματα Σχεδίασης Ψηφιακών Συστημάτων
Το μάθημα στο E-Class >>
   Ανάγκη σχεδίασης συστημάτων χαμηλής κατανάλωσης, Πηγές κατανάλωσης ισχύος στα CMOS κυκλώματα, Εκτίμηση κατανάλωσης ισχύος βασισμένη σε εξομοίωση, Πιθανοτική εκτίμηση κατανάλωσης ισχύος, Βελτιστοποίηση για χαμηλή κατανάλωση σε επίπεδο κυκλώματος, Βελτιστοποίηση για χαμηλή κατανάλωση σε επίπεδο πυλών, Βελτιστοποίηση για χαμηλή κατανάλωση σε επίπεδο RTL, Βελτιστοποίηση για χαμηλή κατανάλωση σε επίπεδο συστήματος.

Φυσικά σφάλματα και μοντελοποίηση αυτών (βραχυκυκλώματα/ανοιχτά κυκλώματα, τρανζίστορ που άγουν πάντα ή δεν άγουν ποτέ). Σύνολο δοκιμής και τρόποι συμπίεσης αυτού. Σημεία ελέγχου και παρατήρησης, μονοπάτια ολίσθησης (scan paths, JTAG interface), άλλες Built in Self Test (BIST) τεχνικές.

Ώρες διδασκαλίας
  Πέμπτη 13:00-17:00 Εργ7

 
  Ημέρες και ώρες Επικοινωνίας- Πετρέλλης Νικόλαος
Wednesday
  13:00-15:00
 
Thursday
  13:00-15:00
 
 
 

Copyright © 2007 - 2024 : TEI Θεσσαλίας
Created by ItBiz